CLIPPEDIMAGE= JP410229085A

PAT-NO: JP410229085A

DOCUMENT-IDENTIFIER: JP 10229085 A

TITLE: SEMICONDUCTOR DEVICE AND FABRICATION THEREOF

PUBN-DATE: August 25, 1998

INVENTOR - INFORMATION:

NAME

MIYAKE, TAMOTSU

ASSIGNEE-INFORMATION:

NAME

HITACHI LTD

COUNTRY

N/A

APPL-NO: JP09030090

APPL-DATE: February 14, 1997

INT-CL (IPC): H01L021/3205; H01L021/304

ABSTRACT:

PROBLEM TO BE SOLVED: To suppress degradation in the planarity of a wide wiring

due to dishing in chemical mechanical polishing by providing a

wide wiring on a semiconductor element and making a slit in the planar region of each wiring

layer.

SOLUTION: An insulation layer is formed on the major surface 1A of a

semiconductor chip 1 on which an MOS transistor 5 is formed and the first layer

7A of wiring is formed thereon. A wiring pattern is formed by etching an

insulator 6 and a metal for forming the first layer 7A of wiring is deposited

and then it is etched to make a plurality of slits 9 at specified positions in

the region of pad 2A1 on the first layer 7A of wiring.

Subsequently, the first

layer 7A of wiring and the region of pad 2A1 are formed by damascene method for

planarizing it by chemical mechanical polishing. According to the method,

degradation in the planarity of a wiring pattern due to dishing in chemical

mechanical polishing can be suppressed.

COPYRIGHT: (C) 1998, JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-229085

(43)公開日 平成10年(1998) 8月25日

(51) Int.Cl.4

體別配号

FΙ

H01L 21/3205

H01L 21/88

Z

21/304

321

21/304

3 2 1 S

審査請求 未請求 請求項の数3 OL (全 5 頁)

(21)出願番号

特顧平9-30090

(71)出願人 000005108

株式会社日立製作所

(22)出願日

平成9年(1997)2月14日

東京都千代田区神田駿河台四丁目6番地

(72)発明者 三宅 保

東京都青梅市今井2326番地 株式会社日立

製作所デバイス開発センタ内


(74)代理人 弁理士 秋田 収喜

(54) 【発明の名称】 半導体装置及びその製造方法

(57)【要約】

【課題】 CMP研磨時のディッシングによるパッド配線の平坦性の劣化を低減する。また、半導体素子のテストを確実にする。

【解決手段】 ダマシン法により半導体素子上に設けられた幅の広い配線、もしくはその上に多層配線構造からなるパッドもしくはTEGのパッドを有する半導体装置もしくは半導体ウエーハにおいて、前記配線もしくは各配線目の平面領域にスリットが設けられている。また、半導体素子上に設けられた配線の上にダマシン法により多層配線構造のバッドを形成する工程を備えた半導体装置の製造方法において、前記ダマシン法におけるCMPを行う前に前記多層配線構造の各配線層の平面領域にスリットを形成する工程と、該平面領域にスリットが形成された状態のものをCMPして平坦化して順次積層する工程を具備したものである。



1 A…RAMチップの主面

6…絶縁暦 7 A…配縁第1暦

7 A …配鉢第1層 8 …コンタクト配鉢 5…MOSトラングスタ 6 A…后向他発展

78~7月──記録第2回~配錄剪6層

g…スリット

10

1

【特許請求の範囲】

【請求項1】 ダマシン法により半導体素子上に設けら れた福の広い配線もしくはその配線の上に多層配線構造 からなるパッドを有する半導体装置において、前記配線 もしくは多層配線構造の各配線層の平面領域にスリット が設けられていることを特徴とする半導体装置。

【請求項2】 ダマシン法により半導体素子上に設けら れた配線に電気的に接続された半導体素子のテストエレ メントグループ(TEG)のプローブに用いる多層配線 構造からなるパッドを有する半導体ウエーハにおいて、 前記多層配線構造の各配線層の平面領域にスリットが設 けられていることを特徴とする半導体ウエーハ。

【請求項3】 半導体素子上に設けられた配線の上にダ マシン法により多層配線構造のパッドを形成する工程を 備えた半導体装置の製造方法において、前記ダマシン法 におけるディッシングを行う前に前記多層配線構造の各 配線層の平面領域にスリットを形成する工程と、該平面 領域にスリットが形成された状態のものを化学的機械的 研磨して平坦化して順次積層する工程を具備したことを 特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ダマシン法により 形成する幅の広い配線及びその配線上に設けられた多層 配線構造を持つ半導体紫子とこれを用いたLSIに関 し、特に、半導体衆子上に設けられた幅の広い配線及び その配線の上に多層配線構造からなるパッドを有する半 導体装置及び半導体ウエーハに関するものである。

[0002]

に単層配線を形成し、その上に多層配線構造からなるパ ッドを形成する構造の半導体装置及び半導体ウエーハが ある。

[0003]

【発明が解決しようとする課題】本発明者は、前記従来 の技術を検討した結果、以下の問題点を見いだした。

【0004】前記多層配線構造のパッドのパターンの幅 が広い場合に、化学的機械的研摩(CMP: Chemical Mechanical Polishing 以下、CMPと称する)での研磨 時に配線領域と絶縁膜領域の研磨レートが異なることに よるディッシング効果が生じ、図6(aは平面図、bは a図のB-B'で切線で切った配線第1層目の断面図) に示すように、パット3'の平面領域に凹部3'Aが形成 され、パット配線の平坦性が著しく劣化する。

【0005】前記ダマシン法を用いた多層配線構造のパ ッドにおいて、各配線層の平面領域の配線パターンの幅 が広い場合に、絶縁膜により形成された溝内に配線用の メタルを埋め込む際に、配線パターンの中央部は周辺部 に比べて標高が低くなる。すなわち、絶縁膜をエッチン グしてピア (Via)を形成する際に、中央部に貫通し ないViaが形成される。

【0006】前記の2つの理由により、ダマシン法を用 いた多層配線構造のパッドにおいては、図7に示すよう に、配線層7'A~7'Fの各配線層の配線パターンの幅 が太い場合に、各配線層7'A~7'Fの配線パターンの 中央部と周辺部との間で、標高差が生じ、平坦性が劣化 するため、特に、半導体素子の評価用テストエレメント グループ (TEG) のプローブに用いるパッドを従来ど おり大面積に一様な配線パターンをレイアウトした場合 に、配線の平坦性を確保するのは非常に困難であるとい う問題があった。

2

【0007】そのため、前記パッド3'に半導体素子の 評価用テストエレメントグループ(TEG)のプローブ が確実に接続されないものが生じ、もしくは、特に、絶 縁膜6の中央部に貫通しないViaが形成されるため配 線層間の電気的接続がとれない部分が生じ、テストがで きないという問題があった。

【0008】前記図6及び図7において、3'は多層配 線構造のパッド、3'Aはディッシング効果による凹 20 部、6'は絶縁層、6'Aは層間絶縁膜、7'A~7'Fは 配線第1層目~配線第6層目、8 はコンタクト配線で ある.

【0009】本発明の目的は、CMP研磨時のディッシ ングによる幅の広い配線もしくはパッド配線の平坦性の 劣化を低減することが可能な技術を提供することにあ

【0010】本発明の他の目的は、ダマシン法を用いた 多層配線構造のパッドにおいて、半導体案子の評価用テ ストエレメントグループ(TEG)のプローブに用いる 【従来の技術】従来、ダマシン法を用いて半導体素子上 30 パッドを従来どおり大面積に一様なパターンをレイアウ トした場合にも、配線の平坦性を確保することが可能な 技術を提供することにある。

> 【0011】本発明の他の目的は、半導体索子のテスト を確実にすることが可能な技術を提供することにある。 【0012】本発明の前記ならびにその他の目的及び新 規な特徴は、本明細書の記述及び添付図面によって明ら かになるであろう。

[0013]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば、以 下のとおりである。

【0014】(1)ダマシン法により半導体素子上に設 けられた幅の広い配線もしくはその配線の上に多層配線 構造からなるパッドを有する半導体装置において、前記 配線もしくは多層配線構造の各配線層の平面領域にスリ ットが設けられている。

【0015】(2)ダマシン法により半導体衆子上に設 けられた配線に電気的に接続された半導体素子のテスト エレメントグループ(TEG)のプローブに用いる多層 50 配線構造からなるパッドを有する半導体ウエーハにおい 3

て、前記多層配線構造の各配線層の平面領域にスリット が設けられている。

【0016】(3)半導体素子上に設けられた配線の上にダマシン法により多層配線構造のパッドを形成する工程を備えた半導体装置の製造方法において、前記ダマシン法におけるCMPを行う前に前記多層配線構造の各配線層の平面領域にスリットを形成する工程と、該平面領域にスリットが形成された状態のものをCMPして平坦化して順次積層する工程を具備したものである。

【0017】前述の手段によれば、ダマシン法における CMPを行う前に幅の広い配線もしくはその配線の上に 多層配線構造の各配線層の平面領域にスリットを設ける ことにより、研摩される対象面積が小さくなるためディ ッシング効果による凹部を生じない。これにより、CM P研磨時のディッシングによる配線パターンの平坦性の 劣化を低減することができる。

【0018】これにより、ダマシン法を用いた多層配線 構造のパッドにおいて、半導体素子の品質評価用のテストエレメントグループ(TEG)のプローブに用いるパッドを従来どおり大面積に一様な配線パターンをレイア 20ウトした場合にも、配線の平坦性を確保することができる。

[0019]

【発明の実施の形態】以下に本発明の実施形態を図面を 参照して詳細に説明する。

【0020】なお、実施形態を説明するための全図において、同一機能を有するものは同一符号を付け、繰り返しの説明は省略する。

【0021】(実施形限1)図1は本発明の実施形限1の半導体ウエーハ上のRAMの概略構成を示すチップ平 30面図、図2は図1のテストエレメントグループ(TEG)のパッド部分のA-A、線で切った断面図である。図1において、1はウエーハ状態におけるRAM(LSI)チップ、2はテスト(品質評価)用のテストエレメントグループ(TEG)、2Aはテストエレメント、2A1はテストエレメントグループ(TEG)のパッド、2A2はテスト用パターン、2A3は配線、3はRAMチップ1のパッド、4はメモリマットである。図2において、1AはRAM(LSI)チップ1の主面(Siの表面)、5はMOSトランジスタ、6は絶縁層、6Aは 40層間絶縁膜、7Aは配線第1層目、7B~7Fは配線第2層目~配線第6層目、8はコンタクト配線、9はスリットである。

【0022】図1に示すように、本実施形態1のウエーハ状態におけるRAM(LSI)チップ1は、テスト(品質評価)用のテストエレメントグループ(TEG)2、RAMチップ1のパッド3、及びメモリマット4を備えている。

【0023】前記テストエレメントグループ(TEG) 7C〜配線第6層7Fを順次形成して、各配線層目をコ 2には、テストエレメント2A、テストエレメントグル 50 ンタクト配線8で電気的に接続し、図2に示すように、

ープ (TEG) のパッド2A1、テスト用パターン2A 2、及び配線2A3が設けられている。

【0024】前記パッド2A1は、図2に示すように、 RAM (LSI) チップ1のMOSトランジスタ5が形 成された主面(Siの表面)1Aの上に、絶縁層(Si O2層)を形成し、その上に配線第1層目(A1, Cu 等) 7Aを形成し、この配線第1層目7Aと前記MOS トランジスタ5の電極とを前記コンタクト配線(W等) 8により電気的に接続した構成になっている。前記配線 第1層目7Aのパッド2A1の領域には複数のスリット 9が設けられている。図3(aは平面図、bはa図のA -A'線で切った断面図) に示すように、スリット9の 幅は例えば約2µmであり、配線幅は80~100µm 2である。前記スリット9間の間隔は、前述したCMP での研磨時に配線領域と絶縁膜領域の研磨レートが異な ることによるディッシング効果が生じない程度の距離 (例えば8~10µm) である。すなわち、スリット9 で分離されたパッド2A1の領域上の面積が、前述した CMPでの研磨時に配線領域と絶縁膜領域の研磨レート が異なることによるディッシング効果が生じない程度の 面積であればよい。

【0025】前記配線第1層目(A1, Cu等) 7Aは、前記絶縁膜6をエッチングして配線パターンを形成し、配線第1層目7Aとなる金属(A1, Cu等)をデポし、これをエッチングにより、図2及び図3に示すように、前記配線第1層目7Aのパッド2A1の領域の所定位置に複数のスリット9を設ける。そして、それをCMP研磨して平坦化するダマシン法にて配線第1層目7A及びパッド2A1の領域を形成する。

1 【0026】このように、ダマシン法で配線第1層目7 Aのバッド2A1の領域を形成した場合、配線第1層目 7Aのバッド2A1の領域に複数のスリット9を設ける ことにより、研摩される対象面積が小さくなるためディ ッシング効果による凹部を生じない。これにより、配線 第1層目7Aの平坦性を向上することができる。

【0027】同様にして、前記配線第2層目7Bのパッド2A1の領域は、前記絶縁膜6をエッチングして配線パターンを形成し、配線第2層目7Bとなる金属(A1,Cu等)をデポし、これをエッチングにより、図2及び図3に示すように、前記配線第2層目7Bのパッド2A1の領域の所定位置に複数のスリット9を設ける。そして、それをCMP研磨して平坦化するダマシン法にて配線第2層目7B及びそのパッド2A1の領域を形成する。そして、配線第1層目7Aのパッド2A1の領域と配線第2層目7Bのパッド2A1の領域とをコンタクト配線8で電気的に接続する。

【0028】前記配線第1層目7A及び配線第2層目7Bのパッド2A1の領域の形成と同様にして配線第3層7C~配線第6層7Fを順次形成して、各配線層目をコンタクト配線8で電気的に接続し、図2に示すように、

5

多層配線構造のパッド2A1を形成する。

【0029】また、このように多層配線構造のパッド2 A1にすることにより、配線のどの工程においても電気 的評価が可能になる。すなわち、電気的評価による品質 チェックが配線第1層目までしか完成していない半導体 ウエーハでも、配線第6層目まで完成した半導体ウエー ハであっても可能となる。

【0030】以上の説明からわかるように、本実施形態 1によれば、ダマシン法におけるCMPを行う前に、多 層配線構造の各配線層のパッドもしくはテストエレメン 10トグループ (TEG)のパッド2A1の平面領域にスリット9を設けることにより、研摩される対象面積が小さくなるためディッシング効果による凹部を生じない。これにより、CMP研磨時のディッシングによる配線パターンの平坦性の劣化を低減することができる。

【0031】これにより、ダマシン法を用いた多層配線 構造のパッドにおいて、半導体素子の品質評価用のテストエレメントグループ(TEG)に設けられているパッドを従来どおり大面積に一様なパターンをレイアウトした場合にも、配線の平坦性を確保することができる。

【0032】前記本実施形態1では、主にテストエレメントグループ(TEG)のパッド2A1について説明したが、本発明は一般の半導体装置の多層配線構造からなるパッドにも適用できることは前述の説明から容易にわかるであろう。

【0033】(実施形態2)図4及び図5は本発明の実施形態2のRAMのテストエレメントグループ(TEG)のパッド部分の平面図である。

【0034】本実施形態2のテストエレメントグループ トク (TEG)のパッドは、図4及び図5に示すように、前 30 る。記実施形態1におけるパッド2A1の領域に層間絶縁膜 【図6Aによる複数のスリット9の形状をスリット9Aもし くは9Bに変えたものである。 る。

【0035】このように、層間絶縁膜6Aによるスリット9Aもしくは9Bを設けることより、研摩される対象面積が小さくなるためディッシング効果による凹部が生じない。これにより、CMP研磨時のディッシングによる配線パターンの平坦性の劣化を低減することができる。

【0036】本発明は、本実施形態2のように、一様な 40 大面積の配線パターン (パッド) にスリット状のパター ンを設けることにより平坦性の向上を図った構造の配線 もしくはその配線の上に形成された多層配線構造のもの 全てにおいて適用できることはいうまでもない。

【0037】更に、このスリットを持つ構造はパッドの みにとどまらず、電源線等に用いる太幅配線を含む、全 ての通常の配線に適用できることはいうまでもない。 【0038】以上、本発明者によってなされた発明は、 前記実施形態に限定されるものではなく、その要旨を逸 脱しない範囲において種々変更し得ることは勿論であ る

[0039]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば、以 下のとおりである。

【0040】ダマシン法を用いた配線構造において、配 線部のパターンの幅が広い場合、特に、TEGのプロー ブに用いるパッドの平面領域にスリットを設けることに より、研摩される対象面積が小さくなるためディッシン グ効果による凹部が生じない。これにより、CMP研磨 時のディッシングによる配線パターンの平坦性の劣化を 低減することができる。

【0041】これにより、ダマシン法を用いた多層配線 構造のパッドにおいて、半導体素子の品質評価用のテス トエレメントグループ(TEG)のパッドを従来どおり 大面積に一様な配線パターンをレイアウトした場合に も、配線の平坦性を確保することができるので、品質評 価用のテストを確実に行うことができる。

【図面の簡単な説明】

20

【図1】本発明の実施形態1の半導体ウエーハ上のRA Mの概略構成を示すチップ平面図である。

【図2】図1のテストエレメントグループ(TEG)の パッド部分のA-A、線で切った断面図である。

【図3】本実施形態1のテストエレメントグループ(TEG)のパッドの構成を示す図である。

【図4】本発明の実施形態2のRAMのテストエレメントグループ (TEG)のパッドの構成を示す平面図である。


【図5】本実施形態2のRAMのテストエレメントグループ(TEG)の他のパッドの構成を示す平面図である。

【図6】従来のRAMのテストエレメントグループ(TEG)のパッドの問題点を説明するための図である。

【図7】従来のRAMのテストエレメントグループ(TEG)の多層配線構造からなるパッドの問題点を説明するための図である。

【符号の説明】

1…RAMチップ、2…テストエレメントグループ(TEG)、2A…テストエレメント、2A1…TEGのパッド、2A2…テスト用パターン、2A3…配線、3…RAMチップのパッド、4…メモリマット、1A…RAMチップの主面、5…MOSトランジスタ、6…絶縁層、6A…層間絶縁膜、7A…配線第1層、7B~7F…配線第2層~配線第6層、8…コンタクト配線、9、9A、9B…スリット。



03/31/2001, EAST Version: 1.02.0008